1. 项目概述与SPI协议核心价值搞嵌入式开发SPISerial Peripheral Interface协议绝对是绕不开的“老朋友”。它不像I2C那样需要复杂的地址管理也不像UART那样依赖精确的波特率匹配SPI以其简单粗暴、高速全双工的特性在传感器、存储器、显示屏等外设连接中占据了半壁江山。今天我们就以德州仪器TI的MSPM0系列微控制器为蓝本把SPI从最基础的通信原理到芯片内部的模块架构再到实际项目中的配置要点和避坑指南一次性掰开揉碎了讲清楚。无论你是刚接触MCU的新手还是想深入了解特定芯片SPI模块细节的老鸟这篇文章都能让你对SPI有一个从理论到实践的立体认知。简单来说SPI是一种同步、全双工、主从式的串行通信总线。它的核心价值在于“高效”和“灵活”。高效体现在通信速率通常远高于I2C和UART轻松达到几十MHz灵活则体现在其极简的四线制有时三线硬件连接和可配置的时钟相位、极性上能适配市面上绝大多数串行外设。在MSPM0这类资源受限但性能不俗的微控制器上用好其内置的增强型SPI模块能极大释放CPU负担实现高效、稳定的数据吞吐这对于需要实时采集传感器数据或快速读写Flash的应用场景至关重要。2. SPI协议基础与MSPM0模块架构解析2.1 SPI通信的基本模型与信号定义SPI通信至少需要四根线这构成了其物理层的基础SCLK (Serial Clock) 串行时钟线由主设备Controller 常称Master产生用于同步数据位传输的节奏。所有通信都由主设备的时钟驱动。PICO/MOSI (Peripheral In Controller Out) 主设备输出、从设备输入的数据线。注意在TI的文档中常用PICO这与常见的MOSIMaster Out Slave In是同一概念。POCI/MISO (Peripheral Out Controller In) 从设备输出、主设备输入的数据线。同样POCI对应常见的MISOMaster In Slave Out。CS (Chip Select) 片选线低电平有效。主设备通过拉低对应从设备的CS线来选中并激活它实现一对多的通信。这是SPI实现多设备连接的关键。在MSPM0的SPI模块中它既可以作为主设备Controller发起通信也可以作为从设备Peripheral响应通信。其引脚功能会根据模式自动切换方向例如在Controller模式下SCLK和PICO是输出POCI是输入在Peripheral模式下则相反。注意 关于信号命名不同厂商Motorola, TI或不同资料中可能使用MOSI/MISO或PICO/POCI本质相同。在阅读数据手册和编写代码时务必以当前芯片的文档定义为准避免混淆。2.2 MSPM0 SPI模块的核心功能特性MSPM0的SPI模块并非一个简单的移位寄存器而是一个高度集成、功能丰富的通信外设。从你提供的资料中我们可以提炼出其几大核心优势这也是我们在项目选型时需要重点关注的双工缓冲与DMA支持 模块内部集成了独立的TX和RX FIFOFirst-In-First-Out缓冲区深度均为4宽度为16位。这意味着主CPU可以一次性写入最多4个数据帧到TX FIFO或者从RX FIFO连续读取最多4个接收到的数据帧而无需在每个字节传输完成后都进行中断处理极大地减轻了CPU的轮询负担。更重要的是它提供了独立的DMA触发信号DMA_TRIG_TX, DMA_TRIG_RX可以与芯片的DMA控制器无缝配合实现数据在内存和SPI FIFO之间自动搬运在传输大量数据时几乎可以解放CPU。灵活的数据帧格式 支持两种主流帧格式Motorola SPI格式和Texas Instruments同步串行格式。Motorola格式就是我们最常接触的、通过CPOL和CPHA在MSPM0中对应CTL0.SPO和CTL0.SPH来定义时钟极性与相位的模式。而TI格式则有其独特的帧同步方式通过CS脉冲。模块支持4位到16位可编程的数据帧长度为连接不同位宽的外设提供了便利。可编程时钟与多种工作模式 时钟源可以选择系统总线时钟BUSCLK、主功能时钟MFCLK或低频时钟LFCLK并通过分频器CLKDIV和预分频器灵活产生所需的SCLK频率。除了标准的主从模式还支持内部环回Loopback模式用于自测试和调试以及重复传输Repeat Transfer模式可以自动重复发送最后一个数据帧这在初始化某些外设或进行特定测试时非常有用。增强的可靠性与控制功能 包括可选的奇偶校验Parity Check功能为数据传输增加了一层简单的错误检测延迟数据采样Delayed Sampling功能可以补偿PCB走线或外设响应带来的时序偏差提高通信稳定性以及精细的中断和事件系统可以基于FIFO的空、满、半满等状态触发中断或DMA请求。理解这些特性是合理配置和高效使用该模块的前提。接下来我们将深入模块内部看看这些功能是如何通过寄存器来控制和实现的。3. MSPM0 SPI模块的寄存器级配置详解要驾驭MSPM0的SPI模块直接操作寄存器是最根本的方式。虽然TI提供了完善的驱动库DriverLib但理解寄存器层面的运作能在出现问题时进行底层调试并优化关键时序。我们根据功能分组解析几个最核心的寄存器。3.1 控制与状态寄存器组这是配置SPI工作模式的核心。SPIx.CTL0 (控制寄存器0)EN (位0) SPI模块总使能位。一个至关重要的实操经验是任何对CTL0或CTL1的关键配置修改如切换主从模式、改变帧格式必须在EN0的情况下进行修改完成后再置位EN。否则可能导致不可预测的行为或首次数据传输错误。DSS[3:0] (位7:4) 数据帧大小选择。Controller模式支持4-16位Peripheral模式支持7-16位。例如要传输8位数据则需配置DSS 0x7因为帧大小 DSS 1。SPO (位6) 与 SPH (位5) 时钟极性CPOL和相位CPHA。这两个位共同定义了Motorola SPI的四种模式Mode 0-3。这是SPI通信中最容易出错的地方之一必须与外设数据手册的要求严格匹配。FRF[1:0] (位9:8) 帧格式选择。00 Motorola SPI 01 TI同步串行格式。CSSEL[1:0] (位11:10) 在4线模式下选择使用哪个CS信号CS0-CS3来控制当前通信的外设。SPIx.CTL1 (控制寄存器1)CP (位0) Controller/Peripheral模式选择。1 Controller主模式 0 Peripheral从模式。MSB (位2) 数据传输位序。0 LSB最低有效位先发送1 MSB最高有效位先发送。绝大多数外设使用MSB first。PEN (位4) 与 PES (位5) 奇偶校验使能和校验类型选择偶校验/奇校验。启用后会在数据帧的最后附加一个校验位。LBM (位7) 环回模式使能。置1后TX和RX在内部短接用于测试软件和总线接口此时外部引脚状态无效。SPIx.STAT (状态寄存器)BSY (位0) 忙标志。指示SPI是否正在发送或接收数据。在写入新数据或修改关键配置前查询此位确保模块空闲是个好习惯。TFE/TNF (位1/2) TX FIFO空/非满标志。可用于查询FIFO状态以决定是否可以写入新数据。RFE/RNF (位3/4) RX FIFO空/非空标志。用于查询是否有数据可读。RXFULL (位6) RX FIFO满标志。如果FIFO已满且继续收到数据会发生溢出错误。3.2 时钟与数据寄存器组这部分寄存器控制着通信的“心跳”节奏和数据交换。SPIx.CLKSEL 与 SPIx.CLKDIV 这两个寄存器共同决定SPI功能时钟Functional Clock的频率。CLKSEL选择时钟源BUSCLK, MFCLK, LFCLK。CLKDIV则对选中的时钟源进行分频分频系数为(1 CLKDIV)。例如若系统BUSCLK为32MHzCLKDIV设置为3则功能时钟 32MHz / (13) 8MHz。SPIx.CLKCTL 包含预分频器字段SCR用于生成最终的串行时钟SCLK。计算公式为SCLK Functional Clock / ((1 SCR) * 2)。这里有个关键点最终比特率Bit Rate等于SCLK频率。因此整个时钟链路的计算流程是Bit Rate (Source Clock) / [(1CLKDIV) * (1SCR) * 2]。务必根据外设支持的最高速率和系统时钟来合理分配分频值。SPIx.TXDATA 与 SPIx.RXDATA 数据收发寄存器。向TXDATA.DATA字段写入数据即会将数据压入TX FIFO等待发送。从RXDATA.DATA字段读取数据则是从RX FIFO中弹出已接收的数据。这里有一个极易踩坑的细节访问这两个寄存器时必须与当前设置的数据帧宽度DSS对齐。如果帧宽为9-16位必须进行16位访问使用hwREG16(spi-TXDATA)如果帧宽为4-8位则进行8位访问即可。错误的数据访问宽度会导致数据错位或传输失败。3.3 中断与DMA配置寄存器为了实现高效的非阻塞通信必须用好中断和DMA。SPIx.IFLS (中断FIFO级别选择) 这个寄存器决定了TX和RX FIFO在什么水位时触发中断。例如可以设置当TX FIFO半空即数据少于2个时触发TX中断以便及时填充数据或者当RX FIFO接收到至少2个数据时触发RX中断以便批量读取。合理设置可以平衡中断频率和响应实时性。SPIx.IMASK, SPIx.RIS, SPIx.MIS 中断掩码、原始中断状态和已屏蔽中断状态寄存器。通过配置IMASK来使能特定中断源如TX FIFO空、RX FIFO满、接收超时等然后在中断服务程序ISR中查询MIS寄存器来判断具体的中断原因并操作ICLR寄存器来清除中断标志。DMA触发 SPI模块通过事件Event系统向DMA控制器发出请求。DMA_TRIG_TX事件在TX FIFO有空闲位置根据TXIFLSEL设置时触发DMA_TRIG_RX事件在RX FIFO有数据达到阈值根据RXIFLSEL设置或发生接收超时时触发。在软件上你需要先配置好DMA通道的源/目标地址和传输量然后将SPI的这两个事件与DMA通道关联起来。4. 从零开始MSPM0 SPI驱动实现与实操流程理论说得再多不如一行代码。下面我们以一个典型的场景为例将MSPM0配置为SPI Controller以Mode 0CPOL0 CPHA0、8位数据帧、MSB first、1MHz比特率的模式与一个SPI Flash存储器进行通信。我们将分步骤拆解初始化、发送、接收以及结合DMA的完整流程。4.1 硬件连接与引脚复用配置假设我们使用MSPM0G3507的SPI0模块并计划使用PA5SCLK PA6PICO/MOSI PA7POCI/MISO PA4CS0。 首先必须在代码中正确配置IOMUX将这些GPIO引脚的功能切换到SPI模式。// 假设使用TI的DriverLib #include “ti_msp_dl_config.h” void SPI0_PinMux_Init(void) { // 配置PA5为SPI0 SCLK功能 DL_GPIO_setPeriphPinMode(GPIOA, 5, DL_GPIO_PIN_MODE_MUX); DL_GPIO_setPinMux(GPIOA, 5, GPIO_MUX_SPI0_CLK); // 配置PA6为SPI0 PICO (MOSI) 功能 DL_GPIO_setPeriphPinMode(GPIOA, 6, DL_GPIO_PIN_MODE_MUX); DL_GPIO_setPinMux(GPIOA, 6, GPIO_MUX_SPI0_PICO); // 配置PA7为SPI0 POCI (MISO) 功能 DL_GPIO_setPeriphPinMode(GPIOA, 7, DL_GPIO_PIN_MODE_MUX); DL_GPIO_setPinMux(GPIOA, 7, GPIO_MUX_SPI0_POCI); // 配置PA4为GPIO输出用作手动控制的片选CS DL_GPIO_setPins(GPIOA, GPIO_PIN_4); // 初始置高无效 DL_GPIO_setDir(GPIOA, GPIO_PIN_4, GPIO_DIRECTION_OUTPUT); }实操心得 对于片选线CS虽然SPI模块自身可以控制在4线模式下但在实际项目中尤其是连接多个外设时我更倾向于使用普通GPIO手动控制。这样灵活性更高可以方便地插入自定义的延时也便于处理那些CS拉低后需要等待一段准备时间才能通信的“非标”外设。4.2 SPI模块初始化与基础通信函数接下来是SPI模块本身的初始化。我们目标是1MHz比特率假设系统主时钟用作BUSCLK为32MHz。#define SPI_BITRATE_TARGET_HZ 1000000UL #define SPI_SYS_CLK_HZ 32000000UL void SPI0_Controller_Init(void) { // 1. 确保SPI模块禁用 DL_SPI_disable(SPI0_INST); // 2. 配置时钟源和分频 // 选择BUSCLK作为源 DL_SPI_setClockSource(SPI0_INST, DL_SPI_CLOCK_BUSCLK); // 计算分频值SCLK BUSCLK / [(1CLKDIV)*(1SCR)*2] 1MHz // 先尝试设置CLKDIV和SCR使得乘积为16。例如 CLKDIV3, SCR1。 // 验证32MHz / [(13)*(11)*2] 32M / (4*2*2) 32M / 16 2MHz。太快了。 // 调整CLKDIV7, SCR1。32M / [(8)*(2)*2] 32M / 32 1MHz。完美。 DL_SPI_setClockDivider(SPI0_INST, DL_SPI_CLOCK_DIVIDER_8); // CLKDIV 7 DL_SPI_setClockRate(SPI0_INST, DL_SPI_CLOCK_RATE_DIV_2); // SCR 1 // 3. 配置控制寄存器 DL_SPI_ControllerFormat config; config.frameFormat DL_SPI_FRAME_FORMAT_MOTOROLA; // Motorola格式 config.mode DL_SPI_MODE_CONTROLLER; // 主模式 config.dataSize DL_SPI_DATASIZE_8; // 8位数据 config.msbFirst true; // MSB先传 config.cpol DL_SPI_CLOCK_POL_LOW; // CPOL 0 config.cpha DL_SPI_CLOCK_PHA_1EDGE; // CPHA 0 (第一个边沿采样) DL_SPI_initController(SPI0_INST, config); // 4. 可选配置FIFO中断阈值 DL_SPI_setTXFIFOTriggerLevel(SPI0_INST, DL_SPI_TX_FIFO_TRIG_1_OR_MORE_EMPTY); DL_SPI_setRXFIFOTriggerLevel(SPI0_INST, DL_SPI_RX_FIFO_TRIG_1_OR_MORE_FULL); // 5. 使能SPI模块 DL_SPI_enable(SPI0_INST); }基础的单字节收发函数uint8_t SPI0_TransferByte(uint8_t txData) { uint16_t rxData; // 等待TX FIFO非满有空位 while(DL_SPI_getStatus(SPI0_INST) DL_SPI_STATUS_TX_FIFO_FULL); // 写入要发送的数据 DL_SPI_transmitData(SPI0_INST, (uint16_t)txData); // 等待RX FIFO非空有数据 while(!(DL_SPI_getStatus(SPI0_INST) DL_SPI_STATUS_RX_FIFO_NOT_EMPTY)); // 读取接收到的数据 rxData DL_SPI_receiveData(SPI0_INST); return (uint8_t)rxData; } // 封装一个带CS控制的传输函数 uint8_t SPI0_TransferByte_WithCS(uint8_t txData, bool keepCSActive) { static bool csInitialized false; uint8_t rxData; if (!csInitialized) { DL_GPIO_clearPins(GPIOA, GPIO_PIN_4); // CS拉低选中设备 // 有些SPI设备需要在CS拉低后等待一小段时间 __delay_cycles(10); // 等待约0.3us 32MHz csInitialized true; } rxData SPI0_TransferByte(txData); if (!keepCSActive) { DL_GPIO_setPins(GPIOA, GPIO_PIN_4); // CS拉高释放设备 csInitialized false; // CS拉高后也可能需要短暂延时 __delay_cycles(10); } return rxData; }4.3 使用DMA进行高效批量传输当需要读写SPI Flash的一个扇区如256字节时使用DMA能极大提升效率。以下示例展示如何使用DMA进行SPI数据发送。// 定义DMA传输描述符和缓冲区 DL_DMA_Descriptor_t dmaDescriptor_SPI_TX __attribute__((aligned(32))); uint8_t spiTxBuffer[256]; void SPI0_DMA_TX_Init(void) { // 1. 配置DMA通道假设使用DMA通道0 DL_DMA_initChannel(DMA, DMA_CH0_CHAN_ID); // 设置传输模式内存到外设每次传输后内存地址递增外设地址固定 DL_DMA_setSrcTransferSize(DMA, DMA_CH0_CHAN_ID, DL_DMA_TRANSFER_SIZE_8); DL_DMA_setDstTransferSize(DMA, DMA_CH0_CHAN_ID, DL_DMA_TRANSFER_SIZE_8); DL_DMA_enableSrcIncrement(DMA, DMA_CH0_CHAN_ID); DL_DMA_disableDstIncrement(DMA, DMA_CH0_CHAN_ID); // 2. 配置DMA描述符 dmaDescriptor_SPI_TX.srcEndAddr (uint32_t)(spiTxBuffer sizeof(spiTxBuffer)); dmaDescriptor_SPI_TX.dstEndAddr (uint32_t)(SPI0-TXDATA); // SPI0数据寄存器地址 dmaDescriptor_SPI_TX.control DL_DMA_controlValue( DMA_CH0_CHAN_ID, // 通道ID sizeof(spiTxBuffer), // 传输数量 DL_DMA_SRC_SIZE_8, // 源数据大小8位 DL_DMA_DST_SIZE_8, // 目标数据大小8位 DL_DMA_SRC_INC_8, // 源地址1 DL_DMA_DST_INC_NONE, // 目标地址不变 DL_DMA_REPEAT_MODE_NONE, DL_DMA_SRC_PROT_PRIVILEGED, DL_DMA_DST_PROT_PRIVILEGED ); DL_DMA_setPrimaryDescriptor(DMA, DMA_CH0_CHAN_ID, dmaDescriptor_SPI_TX); // 3. 将SPI的TX DMA触发事件与DMA通道关联 // 首先需要使能SPI模块的DMA TX请求 DL_SPI_enableDMARequestTX(SPI0_INST); // 然后配置事件路由器将 SPI0_DMA_TRIG_TX 事件映射到 DMA_CH0 的触发输入 // 这部分代码高度依赖具体型号的事件路由器配置请参考SDK中的示例。 // 例如DL_EVENT_connect(...); } void Start_SPI_DMA_Transmit(uint8_t* data, uint32_t length) { // 确保长度不超过缓冲区 if(length sizeof(spiTxBuffer)) length sizeof(spiTxBuffer); memcpy(spiTxBuffer, data, length); // 更新DMA描述符中的传输数量 // 注意这里简化处理实际可能需要重新配置描述符或使用Ping-Pong模式 // 假设我们只传输length个数据 dmaDescriptor_SPI_TX.control DL_DMA_controlValue( DMA_CH0_CHAN_ID, length, ... // 其他参数同上 ); // 手动拉低CS DL_GPIO_clearPins(GPIOA, GPIO_PIN_4); __delay_cycles(10); // 启动DMA通道 DL_DMA_enableChannel(DMA, DMA_CH0_CHAN_ID); // 此时每当SPI的TX FIFO有空位就会触发DMA请求DMA自动将数据从内存搬运到SPI-TXDATA // 等待DMA传输完成可以通过查询状态或使用中断 while(!DL_DMA_isChannelCompleted(DMA, DMA_CH0_CHAN_ID)); // 传输完成拉高CS DL_GPIO_setPins(GPIOA, GPIO_PIN_4); __delay_cycles(10); }关键细节与避坑指南DMA与数据宽度对齐 如果SPI配置为9-16位数据帧那么DMA的传输宽度也必须设置为16位DL_DMA_TRANSFER_SIZE_16并且内存缓冲区也应按16位对齐和访问。否则会导致数据错乱。CS控制与DMA的协同 DMA只负责数据搬运不控制CS引脚。因此CS的拉低和拉高必须在启动DMA前和DMA完成后由软件手动控制。对于需要连续传输多个命令数据的复杂序列可能需要将CS控制也纳入DMA序列通过另一个GPIO触发DMA或使用SPI模块自带的CS自动控制功能在4线模式下。FIFO阈值设置 在DMA模式下合理设置TXIFLSELTX FIFO触发水位很重要。如果设置得太浅如1个空位就触发DMA请求会非常频繁增加总线负担如果设置得太深如3个空位才触发则可能因为FIFO供数不及时导致SPI时钟停顿。通常设置为半空2个空位是一个平衡点。时钟使能顺序 务必遵循“先配置后使能”的原则。在修改CTL0,CTL1,CLKSEL,CLKDIV等关键寄存器前必须确保CTL0.EN0。配置完成后再置位CTL0.EN。这是很多初学者容易忽略导致通信异常的首要原因。5. 高级功能应用与疑难问题排查5.1 应对时序偏差延迟采样Delayed Sampling功能在高速SPI通信例如10MHz或PCB走线较长时信号传播延迟可能导致主设备在时钟边沿采样时从设备的数据还未稳定出现在MISO线上从而采样到错误的前一个比特。MSPM0的SPI模块提供了CLKCTL.DSAMPLE功能来解决这个问题。原理 该功能允许你将采样点对POCI输入数据的捕获时刻在时钟周期内向后延迟若干个功能时钟周期。这样就给了从设备数据更充足的稳定时间。配置方法首先需要通过示波器或逻辑分析仪测量SCLK上升/下降沿与POCI数据有效窗口之间的时序关系。计算需要延迟的时钟周期数。例如如果数据在SCLK边沿后约15ns才稳定而你的功能时钟周期为50ns20MHz那么你需要延迟ceil(15ns / 50ns) 1个周期。在SPI初始化代码中在禁用模块CTL0.EN0的情况下设置CLKCTL.DSAMPLE字段为计算出的值例如1。重新使能SPI模块。// 假设使用寄存器直接操作 void SPI0_EnableDelayedSampling(uint8_t delayCycles) { // 确保SPI禁用 SPI0-CTL0 ~SPI_CTL0_EN_MASK; // 配置延迟采样假设delayCycles为0-3 uint32_t temp SPI0-CLKCTL; temp ~SPI_CLKCTL_DSAMPLE_MASK; // 清除旧值 temp | (delayCycles SPI_CLKCTL_DSAMPLE_OFS) SPI_CLKCTL_DSAMPLE_MASK; SPI0-CLKCTL temp; // 重新使能SPI SPI0-CTL0 | SPI_CTL0_EN_MASK; }实测经验 这个功能非常实用尤其是在驱动那些时序余量较小的外设如某些高分辨率ADC时。我曾在一次项目中使用20MHz SPI读取一个ADC发现偶尔会读到错误数据。启用1个周期的延迟采样后通信立刻变得稳定可靠。切记延迟采样会增加通信的时序开销在极限速率下需要权衡。5.2 多从设备管理与CS扩展MSPM0的SPI模块最多提供4个硬件CS信号CS0-CS3。当连接的外设超过4个时就需要进行CS扩展。最常用且灵活的方法是使用GPIO配合译码器如74HC138或直接使用GPIO口线模拟CS。方案一GPIO直接控制每个外设使用一个独立的GPIO作为CS。软件完全控制CS的时序。优点是控制灵活可以插入任意延时缺点是占用GPIO资源多。方案二外部译码器使用3根GPIO连接到一个3-8译码器产生8个CS信号。优点是节省GPIO缺点是所有外设共享同一个SPI总线无法同时通信且译码器会引入额外的延迟。软件设计要点CS切换间隙 在切换操作不同从设备之间必须确保有足够的时间间隔。通常的做法是在拉高上一个设备的CS后延迟几个微秒再拉低下一个设备的CS。有些设备对CS下降沿到第一个SCLK边沿的建立时间t_CS2SCLK有要求。总线冲突预防 在切换CS前确保SPI总线特别是MISO线处于高阻或已知状态。对于GPIO模拟CS在释放拉高一个从设备CS后最好将MCU的MISO引脚暂时配置为输入上拉避免总线冲突。5.3 常见问题排查速查表在实际调试SPI通信时以下是一些常见问题及其排查思路问题现象可能原因排查步骤与解决方法完全无通信SCLK无波形1. SPI模块未使能CTL0.EN0。2. 时钟配置错误CLKSEL/CLKDIV/SCR导致SCLK频率为0。3. 引脚复用未正确配置SCLK引脚仍是GPIO。1. 检查CTL0.EN位。2. 使用调试器读取CLKSEL, CLKDIV, CLKCTL寄存器计算SCLK频率。3. 检查IOMUX配置用万用表或示波器测量引脚电平。能发送但接收数据全为0或0xFF1. 从设备未正确响应检查CS线、供电、使能。2. 主从设备模式CPOL/CPHA不匹配。3. MISO和MOSI线接反。4. 从设备需要特定的命令序列才能输出数据。1. 确认CS信号有效从设备电源正常。2.用逻辑分析仪同时抓取SCLK, MOSI, MISO, CS四路信号比对波形与数据手册的时序图这是最直接的调试方法。3. 交换MISO和MOSI线测试。4. 确认发送的命令是否符合从设备协议。通信不稳定偶尔出错1. 时序问题建立/保持时间不足。2. 电源噪声或地线干扰。3. 总线负载过重上拉电阻不合适。4. FIFO溢出或下溢。1. 降低SCLK频率测试。启用延迟采样DSAMPLE功能。2. 检查电源纹波加强电源滤波优化PCB布局缩短走线增加地平面。3. 检查并调整总线上的上拉电阻值通常10k-100k。4. 检查STAT寄存器中的RXOVR接收溢出和TXUNF发送下溢标志。优化软件读写FIFO的时机或使用DMA。DMA传输数据错位或丢失1. DMA传输数据宽度与SPI数据帧宽度不匹配。2. DMA源/目标地址未正确对齐。3. DMA传输完成中断处理太慢导致后续数据被覆盖。4. SPI的DMA触发事件未正确映射到DMA通道。1. 确保DMA配置的SRC_SIZE和DST_SIZE与SPI的DSS设置匹配8位或16位。2. 确保内存缓冲区地址符合DMA对齐要求通常32位对齐最佳。3. 在DMA完成中断中及时处理数据或重新配置描述符。考虑使用双缓冲Ping-Pong模式。4. 仔细检查事件路由器Event Router的配置代码。从模式Peripheral下无法被主机选中1. 从模式SPI模块未使能。2. 在4线模式下CS引脚未正确配置为输入或内部上拉。3. 主机CS信号极性高有效/低有效与从机期望的不符。1. 确认CTL0.EN1且CTL1.CP0。2. 检查CS引脚的GPIO配置在从模式下应配置为输入并启用内部上拉以防止浮空。3. 检查主机CS的极性确保其拉低时能从机能检测到选中信号。最后的建议 调试SPI一个逻辑分析仪是必不可少的工具。它能直观地展示四根线上的每一个比特让你清晰地看到时钟极性、相位、数据内容以及CS时序绝大多数问题都能通过分析波形找到根源。不要仅仅依赖打印调试信息眼见为实。
