Formality：两种等价状态consistency和equality

相关阅读Formalityhttps://blog.csdn.net/weixin_45791458/category_12841971.html?spm1001.2014.3001.5482背景逻辑锥的等价性检查时存在两种验证模式一致(consistency)和等同(equality)要理解这两点首先得明白综合工具(Design Compiler)是如何处理不定态(x)的信号。下面是一个存在x值的RTL代码示例这不推荐因为会造成前仿和后仿的不一致。// 文件case_example.v module case_example ( input [1:0] state, output reg out ); always (state) begin case (state) 2b00: out 1b0; 2b01: out 1b1; 2b10: out 1b1; 2b11: out 1bx; endcase end endmodule当进行前仿时如果state信号取得10值时输出信号out直接为x值如图1所示。图1 前仿中出现的x值但在使用Design Compiler进行综合时x值会被当做不关心(dont care)因而可以有任意的实现方式如果state信号取得11值时输出信号out的值由Design Compiler决定在这个例子中Design Compiler选择输出1因为这样就可以直接用一个与门描述逻辑功能了如图2所示。图2 综合结果正题下面介绍一致(consistency)和等同(equality)的概念。一致(consistency)对于参考设计中比较点响应为1或0的每一个输入模式(pattern)实现设计必须给出相同的响应对于参考设计中比较点响应为x不关心dont care的每一个输入模式实现设计在相应为1或0时都可以通过。可以注意到这与Design Compiler的处理方式是一致的。一致是不对称的也就是说如果RTL到门级设计的验证通过但门级到RTL的验证可能会失败。等同(equality)在一致性的基础上增加了额外的要求对于参考设计中比较点响应为1或0或x的每一个输入模式(pattern)实现设计必须给出相同的响应才可以通过。等同常在检查两个RTL之间的等价性时很有用。可以在Setup模式下使用下面的两种方式切换验证的两种模式默认为consistencyfm_shellGUI使用set_app_var verification_passing_mode [consistency|equality]命令1、选择EditFormality Tcl Variables将会显示Formality Tcl Variables对话框2、在Verification部分选择verification_passing_mode变量3、点击consistency或equality实践下面将继续用上面的例子进行详细说明假设其综合后的网表如下所示。///////////////////////////////////////////////////////////// // Created by: Synopsys DC Expert(TM) in wire load mode // Version : O-2018.06-SP1 // Date : Sun Jan 12 14:18:23 2025 ///////////////////////////////////////////////////////////// module case_example ( state, out ); input [1:0] state; output out; OR2X1 U4 ( .A(state[0]), .B(state[1]), .Y(out) ); endmodule默认情况当设置为一致时验证结果如图3所示可以从Pattern窗口中看出当state信号取得11值时参考设计输出x而实现设计输出1符合预期最终验证通过。图3 默认情况下的匹配结果非默认情况当设置为等同时验证结果如图4所示可以从Pattern窗口中看出当state信号取得11值时参考设计输出x而实现设计输出1符合预期但验证没有通过。图4 非默认情况下的匹配结果x值的建模可能有人会有疑问在参考设计中x值是如何建模的要回答这个问题可以从逻辑锥入手首先打开输出端口对应的逻辑锥如图5所示。图5 逻辑锥接着选中输出值为x的线网并依次右键-Find-Find X Sources结果如图6所示。图6 x值的源头C0单元C0单元被称为dont care cell也就是DC单元是x值的源头当DC引脚为1时无论F引脚是何值输出都为x值。DC单元除了对存在x值的RTL代码进行建模还可以对低功耗设计中的电压域掉电进行建模。x值的来源除了DC单元还可能因为无驱动引脚和线网由verification_set_undriven_signals变量控制、常量X寄存器、多驱动线网产生。