STM32差分ADC与2048点FFT频谱分析实践

简介面向STM32与数字信号处理初学者及嵌入式开发者这份2048点FFT频谱分析工程以纯C实现差分ADC信号采集与频域变换可直观输出信号频谱图适用于音频分析、设备振动监测、电力谐波检测等场景。工程共193个文件压缩包大小6.38MB源码与工程配置齐备包括C程序、头文件、汇编启动文件、Keil工程文件以及hex、axf、map等编译产物目录结构清晰方便直接打开和二次移植。目前已有2798人学习下载。代码基于标准外设库完整覆盖差分ADC采样参数配置、2048点FFT蝶形运算、幅度计算与对数标定等关键环节并充分考虑了采样率选取和抗混叠处理无论是用于毕业设计、课程项目还是作为深入学习CMSIS-DSP及纯手写FFT算法的参考资料都能从工程源码和模块划分中获得清晰思路。此外工程中对内存管理与运算效率的取舍也有参考价值便于理解实时频谱分析系统的资源占用与性能平衡。 今年调一个基于STM32的电机驱动器项目卡在最不愿意卡的地方采样电阻两端明明能看到干净的电流波形但STM32做完FFT之后频谱底噪高得离谱主峰周围全是毛刺。一开始以为是FFT算法写得有问题后来把采集链路一路查下去才发现——单端ADC把功率地上的共模噪声也一并采了进来。换差分ADC之后同一个算法、同一块板子频谱立刻变了样。这篇就把整个项目的完整链路写下来为什么选差分ADC 2048点FFT这套组合硬件上怎么处理差分输入和抗混叠纯C怎么实现2048点FFT以及连续采集时怎么用DMA双缓冲保证每帧数据干净。适合正在做电机电流分析、电源纹波测量、振动或音频频谱分析的朋友尤其适合想把FFT真正落到MCU上、而不是只会调用库函数的开发者参考。1. 为什么是差分ADC 2048点FFT这套组合1.1 单端采集被地噪声污染的那次教训先说场景。当时要处理的是电机驱动器里相电流信号的频谱想看电流波形里除了基频之外有没有异常的谐振峰。采样点是低端采样电阻0.01Ω电流10A时压降才100mV。最初用单端ADCIN引脚接采样电阻一端另一端接系统大地理论上能采到信号。问题出在实际板子上。电机驱动是桥式电路开关管动作瞬间会在地平面上拉出瞬态电流控制地并不是理想的0V。单端ADC测的是引脚对地电压地弹噪声直接叠加在信号上。时域波形看着还行一进FFT整个底噪比理论值高十几dB还能看到开关频率倍频的杂散峰。最难受的是这类干扰不是稳定白噪声偶尔还漂根本没法分析。换成差分ADC之后AINP和AINN分别接采样电阻两端两个输入共模的地噪声被减掉了频谱立刻干净。所以如果你也是功率回路采样场景先别纠结算法把采集方式换成差分见效最快。1.2 2048点分辨率、内存和运算量的三方平衡FFT点数不是越大越好。2048等于2的11次方正好符合基2蝶形运算结构。选点数前先算两笔账。第一笔账是频率分辨率Δf fs / N。采样率固定时N越大谱线间隔越小频率分辨能力越强但时域窗口也越长观察瞬态信号的实时性变差。第二笔账是内存和运算量2048点复数float缓冲区一个元素8字节实部和虚部各4字节总共16KB RAM4096点就得32KB很多STM32型号RAM总共才64KB再放运行栈就很紧张。运算量按N·log₂(N)估算2048点是22528次复数运算量级4096直接翻倍还多。我最后选了2048点配合采样率25.6kHz频率分辨率12.5Hz每帧时长80ms。这个参数对电机电流、电源纹波、振动信号都够用实时性也合适。如果信号偏工频谐波分析可以把采样率降到12.8kHz分辨率到6.25Hz如果只关心高频噪声采样率拉到64kHz一帧32ms实时性更强。1.3 为什么坚持纯C写FFT不直接用官方DSP库这个问题很多人问。CMSIS-DSP库里的FFT性能极好调用也简单为什么不用说实话项目后期性能不够用时用它没问题但前期验证和排错阶段它是个黑盒。库函数内部做了什么缩放、输入格式是什么、旋转因子表怎么组织一旦结果不对很难查。纯C实现FFT就没有这个问题所有变量都在眼前。另外纯C代码可以直接移植以后换芯片、换平台几乎零成本。还有一层原因只有自己在代码里写过位反转、蝶形运算和窗函数才能真正理解FFT输出的每一个量是什么含义后面做幅值修正和频域分析心里才有数。别人问第k根谱线代表什么频率、幅值怎么修正你不能永远回答库函数算出来就是这样。2. 差分信号链路设计引脚、参考电压与抗混叠2.1 在STM32上打开差分模式先选型号。不是所有STM32都有真差分ADC。我用的是STM32F303带多路ADC、12位分辨率支持差分输入STM32G4、STM32H7系列也支持。F1、F4系列大部分ADC是单端的如果手头只有F4想实现差分采样只能外接仪表放大器或者用两路ADC同步采集再做软件差分复杂度完全不同。F303的差分输入是两个引脚成对出现比如ADC1的INP引脚和INN引脚组成一路差分通道。HAL库下配置很简洁// 正输入用ADC通道1负输入用ADC通道0 HAL_ADCEx_EnableDifferentialMode(hadc1, ADC_CHANNEL_1, ADC_CHANNEL_0);注意不是任意两个通道都能配成差分对必须查数据手册里每个ADC通道的差分映射表。配置成差分模式后ADC量程变成 ±VREF/2也就是当VREF3.3V时差模输入范围是-1.65V~1.65V。输出码型也变了变成偏移二进制0x000对应负满量程0x80012位中间值对应0V0xFFF对应正满量程。这个特性直接影响后面第4章的数据预处理千万不能忽略。2.2 共模电压和输入阻抗比你想的更重要差分ADC消除的是两个输入端的共模干扰前提是两个输入端的源阻抗尽量对称。如果INP一侧串联了10kΩ电阻而INN一侧什么都没串偏置电流在两端产生不对称压降共模噪声就会有一部分转化成差模差分效果就废了。所以传感器出来到ADC之间能走运放缓冲就走运放缓冲运放输出阻抗低两侧一致性有保障。另一个容易忽视的是共模输入范围。差分模式下ADC要求输入电压保持在某个范围内才能保证线性。单电源3.3V应用里通常把静态工作点偏置在1.65V附近。比如用交流电流互感器时次级输出本身是交流需要加一个1.65V的直流偏置让正负半周都落在ADC能线性转换的区间内。我踩过这个坑一开始直接把互感器输出接到ADC正半周正常、负半周全部削底频谱里出现大量谐波还以为是互感器坏了其实是共模工作点不对。参考电压方面直接用VDD做基准动态负载下会飘。如果对幅度精度有要求建议外接低噪声基准或者用MCU内部的VREFBUF保证ADC参考电压稳定。2.3 抗混叠滤波器这步省了后面算法再好也白搭数字频谱分析有个硬前提信号里不能有超过采样率一半的频率成分。比如fs25.6kHz超过12.8kHz的成分会折叠到低频在频谱上形成假峰不管FFT怎么写都滤不掉因为混叠发生在采样环节。工程上最简单的做法是ADC输入端加一阶RC低通截止频率取0.4~0.5fs就够了。例如fs25.6kHz让fc≈10kHzR1kΩ、C15nFfc 1 / (2π × 1000 × 15×10⁻⁹) ≈ 10.6kHz如果信号带宽本身很窄比如只关注电机电流的基频和几十次谐波可以把截止频率再压低把带外噪声一起滤掉提升谱线质量。二阶有源滤波当然更好但我的建议是先用一阶RC把混叠风险排除再根据实测频谱决定要不要加二阶别一开始就把电路搞复杂。3. 纯C实现2048点FFT从位反转到蝶形运算3.1 位反转排序看起来简单实际上最容易翻车迭代FFT的第一步是把时域序列按下标的位反转顺序重新排列。2048对应11位二进制所以要把0到2047每个数的二进制高低位颠倒。这一步看着不起眼翻车概率其实很高。#define FFT_N 2048 #define FFT_LOG2_N 11 #define FFT_PI 3.14159265358979323846f typedef struct { float r; float i; } complex_t; static complex_t fft_buf[FFT_N]; static complex_t twiddle[FFT_N]; // src 是已经减去中值2048的有符号ADC数据 void bit_reverse_copy(const int16_t *src, complex_t *dst) { for (uint32_t i 0; i FFT_N; i) { uint32_t rev 0; uint32_t x i; for (uint32_t j 0; j FFT_LOG2_N; j) { rev (rev 1) | (x 1); x 1; } dst[rev].r (float)src[i] / 2048.0f; dst[rev].i 0.0f; } }两个容易踩的坑一是循环次数写错2048对应11位写成8或12重排顺序就乱套频谱图上会出现一堆奇怪的分量二是下标类型2048已经超过uint8_t甚至uint16_t的符号上限建议直接用uint32_t别在这个地方抠内存。3.2 蝶形运算主循环位反转之后进入11级蝶形运算。核心结构是三层循环第一层控制蝶形组宽度从2开始每次翻倍直到2048第二层遍历整帧的每个分组第三层在组内做蝶形计算。void fft_run(void) { for (uint32_t len 2; len FFT_N; len 1) { uint32_t step len 1; for (uint32_t i 0; i FFT_N; i len) { for (uint32_t j 0; j step; j) { uint32_t k j * (FFT_N / len); complex_t w twiddle[k]; complex_t tmp; tmp.r fft_buf[i j step].r * w.r - fft_buf[i j step].i * w.i; tmp.i fft_buf[i j step].r * w.i fft_buf[i j step].i * w.r; fft_buf[i j step].r fft_buf[i j].r - tmp.r; fft_buf[i j step].i fft_buf[i j].i - tmp.i; fft_buf[i j].r tmp.r; fft_buf[i j].i tmp.i; } } } }总蝶形数很好算1024 × 11 11264次。每次蝶形包括一次复数乘法和两次复数加减法对带FPU的Cortex-M4来说开销不大。我实测在STM32F303 72MHz上这段代码耗时约4.5ms。对80ms一帧的采集周期来说处理时间绰绰有余。这段代码还有优化空间但别在功能没验证通过之前做第一级旋转因子W1可以单独拆出来省乘法循环里反复读twiddle表可以把当前蝶形组需要的表拷到局部数组里利用缓存。这些都等频谱正常了再搞。3.3 旋转因子表和窗函数FFT前的两件套一次FFT运行期间旋转因子要被用到一万多次所以提前算好一张表。全表2048个复数float存储占16KB FlashSTM32的Flash一般256KB起步开销可以接受。如果想省Flash可以只存1/4周期再靠象限对称推算但代码复杂度上去了省的空间不多我一般不折腾。表在FFT之前生成一次void twiddle_init(void) { for (uint32_t k 0; k FFT_N; k) { float angle -2.0f * FFT_PI * (float)k / (float)FFT_N; twiddle[k].r cosf(angle); twiddle[k].i sinf(angle); } }窗函数也是FFT前必须处理的一步。FFT本质上是对N点数据做矩形窗截断矩形窗的旁瓣高达-13dB信号动态范围一大强信号会把旁边弱信号全盖住。加汉宁窗是稳妥的默认选择代码没几行void apply_hanning(void) { for (uint32_t i 0; i FFT_N; i) { float w 0.5f * (1.0f - cosf(2.0f * FFT_PI * (float)i / (float)(FFT_N - 1))); fft_buf[i].r * w; fft_buf[i].i 0.0f; } }注意加窗之后信号总能量变小。汉宁窗的相干增益是0.5幅度被折半后面做幅值修正时要把这个0.5补回来具体公式在第5章。3.4 浮点还是Q15定点要看芯片有没有FPUSTM32F3/F4/F7/H7这些带FPU的Cortex-M系列直接用float做FFT完全没问题编译器把浮点运算直接映射到FPU硬件速度和定点差不多代码还简单。上面所有代码都是float版本。但如果目标MCU是M0或者不带FPU的M3情况就完全不同。浮点运算全部靠软件模拟2048点FFT一次性耗时可能超过200ms实时频谱基本没戏。这时候要么用Q15定点要么干脆把FFT挪到外置DSP里做。Q15定点核心思路是把ADC数据、旋转因子、中间结果都落到[-1, 1)范围的16位整数乘法用带饱和的定点乘法处理。从12位差分ADC出来的数据本身只需要12位精度左移4位放进Q15格式后还有三四位余量加窗会进一步压低幅度所以一般不会溢出。但如果你后面还要做频域加权或累积平均就得注意中间结果的位宽必要时升级到Q31。4. 连续采集的同步机制定时器、DMA双缓冲4.1 采样率怎么定先搞清信号里到底有什么FFT是离散采样采样率决定了可分析的最高频率。奈奎斯特定理要求fs至少大于两倍信号最高频率工程上一般取3到5倍起步。电机电流基频50Hz想看50次谐波也就是2.5kHzfs12.8kHz就够要做音频频谱到20kHzfs至少40kHz以上我一般取64kHz对应2048点下一帧32ms。具体采样率我习惯选能整除2048、又方便计算的数比如25600、51200、64000后面频率轴计算和谱线索引能直接心算。采样率定下来后定时器周期也就跟着定了。ADC必须由定时器硬件触发启动而不是在代码里延时然后手动拉起。原因很简单软件启动ADC的时机受中断、总线仲裁影响采样时刻抖动相当于给信号叠加了随机相位调制底噪会被抬高。定时器硬件触发则保证每次采样间隔严格相等这是频谱质量的隐性保障。4.2 DMA双缓冲别让正在算挡住正在采连续采集时2048点采完了处理上一帧的同时下一帧不能停。最常见的方案是乒乓缓冲两块2048点的内存区A区积累时B区送去FFT下一帧反过来。DMA可以配置为循环模式加双缓冲或者用半传输中断/全传输中断来切换。我用的思路是这样的DMA工作在循环模式缓冲区大小设为2倍单帧前半段存一帧、后半段存下一帧。半传输中断到来说明前半段数据就绪传输完成中断说明后半段就绪。处理逻辑如下static uint16_t adc_dma_buf[FFT_N * 2]; static volatile uint32_t frame_ready 0; static volatile uint32_t cur_half 0; void HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc) { cur_half 0; // 前半段就绪 frame_ready 1; } void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc) { cur_half 1; // 后半段就绪 frame_ready 1; }主循环里检测到frame_ready就锁定对应半区数据去跑FFTif (frame_ready) { frame_ready 0; uint16_t *buf cur_half ? adc_dma_buf FFT_N : adc_dma_buf; process_frame(buf); // 先拷贝或者直接处理该半区 }有一点必须强调不要在DMA中断函数里直接跑FFT。虽然80ms帧周期对4.5ms的FFT处理时间来说够用但中断里执行时间过长会影响PWM中断、通信等实时任务。我的习惯是中断只置标志FFT放主循环或专用低优先级任务。4.3 差分码值到FFT输入的转换细节差分ADC的原始数据是偏移二进制12位数值0x000到0xFFF中点0x800表示差模电压0V。如果直接把raw数据丢给FFT第0根谱线上会有一个巨大的直流分量不仅占据一大块能量还会通过窗函数旁瓣泄漏污染附近频带。正确做法是在复制进FFT缓冲前减去2048再转成有符号数。如果MCU内部已经左对齐到16位格式中间值可能是32768而不是2048这取决于用的HAL还是标准库务必先查明白。int16_t sample (int16_t)(raw_data[i] - 2048); fft_input[i].r (float)sample / 2048.0f; fft_input[i].i 0.0f;这样处理完直流分量为0FFT第0根谱线只代表真正的直流成分。如果你确实想观察直流也是先转成有符号再分析而不是把偏移值当成直流。5. 从裸频谱到看得懂的图校准与踩坑复盘5.1 频率轴和幅值修正FFT输出的X[k]是复数第k根谱线对应的实际频率f k × fs / N2048点FFT输出2048根谱线只有前1024根0到1023有意义对应0到fs/2。比如fs25.6kHz时第80根谱线对应频率是80 × 25600 / 2048 1000Hz正好1kHz。幅值修正是最容易算错的地方。对正弦信号做N点FFT后峰值谱线的模值近似等于 A × N / 2矩形窗所以反推 A 2 × |X[k]| / N。但加了汉宁窗之后能量折半等效增益变成0.5需要再乘以2也就是A 4 × |X[k]| / N换算dB值时按20 × log₁₀(A / ref)处理横轴放频率纵轴放dB。加上窗后主瓣变宽幅值也会被分散到相邻谱线上单频信号通常会同时出现在相邻2到3根谱线上这属于正常现象。5.2 用1kHz正弦波验证固定流程省下大量排查时间建议把单频验证固化成调试第一步。信号发生器输出1kHz正弦波幅度1V直流偏置1.65V接入差分引脚的INP和INNfs设为25.6kHz跑一遍FFT。期望在第80根谱线附近看到明显峰值按修正公式换算后幅值接近1V。实际读数落在0.9到1.1V之间链路就通了。如果1kHz的峰不在第80根而是落在79或81先别着急这不一定是错。信号发生器本身的频率精度、采样率时钟误差都会导致一两根谱线的偏差。但如果偏离很多优先检查定时器分频和PLL配置确认实际采样率到底是多少。5.3 复盘三个真实踩坑第一个坑是差分引脚接反。出现这种情况时时域波形看着正常、FFT幅值也正常但正负极对调了。单频分析看不出问题一旦做跨通道相位比较结果全错。排查方法是输入已知相位关系的双路信号看FFT结果的相位角是否一致。这个坑我花了半天才发现。第二个坑是输入信号超出差分ADC量程。前面提过F303差分模式有效量程是±VREF/2信号摆幅过大ADC削波频谱上会出现成串的奇次谐波看起来极像电路产生了失真实际是采样饱和。遇到频频出现3次、5次谐波先算量程别直接怀疑传感器。第三个坑是DMA缓冲切换。第一次只配了一个DMA buffer处理完一帧后再次启动DMA还是同样的旧数据频谱完全静止和实时信号对不上。改用半传输/全传输中断切换之后才解决。现象可能原因处理手段频谱底噪高、杂散多单端ADC共模噪声换差分模式频谱出现成串奇次谐波输入超量程削波检查量程/增益相位错乱差分引脚接反调换INP/INN主峰周围泄漏明显没加窗或幅值修正不对加汉宁并修正频谱静止不更新DMA没有双缓冲切换改用乒乓缓冲5.4 上位机画图最快路径FFT算完只是一堆浮点数要看得清频谱还得有可视化手段。调试阶段我建议直接走串口把1024根有效谱线用文本格式发出去格式简单点freq,db 0.00,-35.2 12.50,-28.1 ...PC端用Python脚本读取串口matplotlib画曲线整个过程十分钟能通。我的习惯是调试阶段不要急着接屏幕先把ADC到FFT到串口的裸数据链路全部调通再考虑LCD或OLED显示。屏幕刷新、UI布局的问题排查难度远高于裸数据放后面。最后补一个调试习惯每次改完参数先跑一遍1kHz单频验证再上真实信号。我因为跳过这个步骤把真实负载里的一个异常峰当成故障查了两天最后发现是采样率改错了谱线索引全偏了。固定单频输入能让所有可疑点快速收敛到是采集链路的问题还是信号源本来就这样这个顺序别搞反。本文还有配套的精品资源点击获取